而另一个电容收集fcap则被称为反馈开关电容收集

数字阵列由一个或几个数字排构成，而一个数字排包含四个数字模块。这四个数字模块包罗两个根基的数字模块（dbb）和两个通信的数字模块（dcb）。每一个数字模块都能够被构形成为一个的数字功能块。此中的数字功能包罗：按时器、计数器、pwm、伪随机码发生器（prs）和crc校验。几个数字模块组合起来能够构成一个位数跨越8位的数字功能块。如，三个数字模块能够构形成为一个24位的pwm。通信的数字模块能够构制从或从的spi和全双工的uart。每一个数字模块的输入和输出都能够通过排输入总线或排输出总线或排总线取其他数字模块相连。每一个数字模块的输入和输出也能够经由排的输入和输出总线到全局的输入和输出总线（奇的或偶的）取任一通用的i/o口相连。排输出总线中相邻的两根线能够实施任何一种硬件逻辑运算（可编程逻辑功能）。数字模块的输出也能够做为模仿sc模块的时钟同步信号供给给模仿模块，见图2。

基于开关电容理论的开关电容模块能够实现放大、比力、积分、微分、ad等根基的模仿功能。而几个开关电容模块的组合、开关电容模块取持续时间的模仿模块的组合或模仿模块取数字模块的组合，使得psoc对模仿和数字以及模数夹杂信号的处置能力变得很是强大。例如，正在psoc的集成开辟designer里曾经能够供给的adc用户模块的数量无数十个，adc分辩率从6位到14位，转换速度从几个sps到50ksps，adc的品种有sar、增量型和⊿-∑adc。同样，designer也能够供给滤波器用户模块，包罗二阶和四阶的波特瓦尔兹、契比雪夫、贝塞尔滤波器，有低通、带通和带阻滤波器。模仿模块曾经能够实现的功能还包罗dac、采样连结、调制解调、正弦波发生器和检测器、dtmf发生器、fsk调制、边带分手等等。

mcu自问世以来就遭到电子开辟工程师的青睐。因为它的可编程能力和可法式节制机能使得mcu获得普遍利用。然而，分歧的用户按照分歧的项目要求但愿mcu能包含比以前更多的周边资本来进一步降低系统成本。现实上，现今的mcu厂商大都能供给多种系列多个型号的mcu供用户选择。由于指令系统和硬件布局的不兼容，设想工程师花正在选型上的时间曾经占领整个开辟时间的相当的比例。现正在mcu的成长趋向是系统正在片芯片（system on chip，soc），它是将微处置器核和所有的周边设备包罗timer、pwm、adc、dac、uart、spi、i2c、can、e2prom、usb等等全数集成正在一个芯片里，力求能满脚所有设想工程师的需要。

开关电容模仿模块又有c型的开关电容模块（图5）和d型的开关电容模块（图6）两品种型。这两品种型正在每一模仿列各有一个。开关电容模仿模块以一个轨之轨、低漂移、低噪声的运算放大器为焦点，正在其外围集成了多个由寄放器节制的多选择器和四个（d型三个）可由用户设定的开关电容收集。多选择器用于选择模仿输入的参考电压和模仿输入信号的由以及信号和开关电容的拓扑形式。四个电容收集中的三个acap、bcap和ccap位于运放的输入端被称为输入开关电容收集，而另一个电容收集fcap则被称为反馈开关电容收集。输入开关电容收集中输入电容的设定范畴从0到31个电容单元（每个电容单元大约为0.05pf），反馈开关电容仅可设定16和32电容单元。别的每一个模仿列都有一个分频器将列时钟信号4分频发生 1和 2来节制模块里的十多个模仿开关，使它们同步协调工做，实现诸多的模仿功能。这个模块的输出也有三个出口，别离能够输出到模仿总线（abus）、比力总线（cbus）和当地输出（out），当地输出次要是用于和临近的模仿模块相连。

所谓“动态沉构”的概念，是指用户但愿正在分歧的时候利用统一个或多个模块实施分歧的功能，能够正在起头构制模块时对统一个或多个模块实施双沉或多沉构制，法式正在运转时起首利用初始构制，正在运转过程中需要利用二沉或其他构制时，能够先卸载正正在利用的构制，随后拆载欲利用的构制，并可频频多次来回反复利用。psoc支撑动态沉构，使得psoc的模仿和数字模块具有一块两用和一块多用的能力。较其他mcu、psoc具有更高的资本操纵率和资本分派的矫捷性，系统的成本也更低。

psoc功能模块的构制是通过设置装备摆设响应的寄放器来实现的。一个数字块有7个寄放器，而一个模仿块有4个寄放器用来构制模块的功能、输入信号的选择、输出信号的由并供给模块的形态消息。别的还有很多寄放器用于对全局的系统资本、模块的周边设备、多功能io口的设置装备摆设。全局的系统资本包罗时钟系统、电源办理系统、中缀及其使能、模仿参考电压等等；模块的周边设备包罗排的输入和输出总线、全局的输入和输出数字总线、模仿的输入多选择器、模仿总线、比力总线、数字和模仿的lut等。有两种体例能够发生用户所但愿的功能模块：常用的功能模块能够从psoc的集成开辟designer所供给的用户模块集当选择，只需进行简单的参数设置即可实现。模块的挪用，参数的点窜，数据的采集能够间接挪用designer所供给的响应模块的api函数；常用的功能模块，用户能够自行间接设置模块寄放器的值、时钟信号的频次和输入输出的由，生成用户本人奇特的用户模块。

可编程逻辑阵列能够整合系统设想过程中大量的逻辑运算功能，提高系统的靠得住性。它曾经历了门阵列（gal）、可编程逻辑器件（pld）、复杂可编程逻辑器件（cpld）和现场可编程门阵列（fpga）四个成长阶段。因为它具有高速度，高集成，高机能，而且可用vhdl和verilog法式编程，因此获得了越来越多的使用。

可是它的bcap输入开关电容收集较c型有更大的矫捷性。d型的开关电容模块和c型的开关电容模块的区别正在于d型没有ccap输入开关电容收集，

可编程模仿阵列(fpaa)由多个可编程模仿模块构成，可编程模仿模块采用开关电容、运算放大器和多开关无机组归并通过时钟信号的感化，能够实现模仿信号的放大、比力、多种有源滤波和ad转换等诸多模仿功能。目前制制现场可编程模仿阵列的公司有anadigm和莱迪思(lattice)等。虽然因为价钱的缘由fpaa还没有被普遍利用，但fpaa包含多个可编程模仿模块，能够集多种模仿功能于一体，省略了很多外围的无源元件和pcb的面积，对模仿工程师仍然具有必然的吸引力。

到目前为止，有三种手艺对电子工程师设想电子产物的模式发生了严沉而又深远的影响，它们是：可编程微节制器（mcu），可编程逻辑阵列和可编程模仿阵列。取采用多个分立元件及单一功能的模仿取数字集成电构成的电子系统比拟，采用可编程手艺和包含可编程芯片正在内的电子系统将具有更简单的布局、更强的机能和更低的成本。而采用可编程手艺也使电子工程师的聪慧和想象力获得了更大的阐扬，设想出来的产物智能化程度更高。

psoc次要由psoc核、数字阵列、模仿阵列和附加的系统资本所构成。此中psoc的核就是称之为m8c的8位微处置器，以及响应的flash存储器、sram、srom和两个数字时钟源。而数字阵列则包含至多一排（4个）的数字模块，模仿阵列则包含至多一列（3个）的模仿模块，附加的系统资本次要无数字时钟、乘加器、抽样滤波器、i2c、系统复位（包罗por和lvd）、开关泵、内部电压参考和io模仿输入多器。虽然psoc 的焦点是一个8 位微处置器，但由于数字阵列中的数字模块和模仿阵列中模仿模块的通用性和可设置装备摆设性，所以psoc不只能够处置数字信号并且能够处置模仿信号，它又被称做是一个具有嵌入式微节制器内核的夹杂信号阵列。

psoc的内核采用哈佛（harvard）架构，正在24mhz 的频次下具有高达4mips 的操做机能，并能够满脚苛刻的usb 睡眠功耗规范要求。该器件具有一个具有全面可编程性的内部cpu 时钟，以至正在一般操做期间也可对其加以改变。它有2-32k的flashc法式存储空间，128-2k的ram，这意味着psoc 可以或许实现一个全夹杂信号设想，而无需任何的外部元件。psoc 的cpu 内核答应对所有由用户模块设置装备摆设构成的特殊功能寄放器进行存取操做。正在这种场所，该内核还支撑一种名为“动态沉构”的概念。这一很是强大的能力使得psoc 可以或许正在硬件的节制之下对其所有的用户模块进行全面沉构，并由此获得一个全新的“个性”和功能。该能力使得psoc的资本获得更充实的操纵，120%的资本操纵率正在psoc曾经成为可能。

持续时间的模仿模块以一个轨之轨、低漂移、低噪声的运算放大器为焦点，见图4，正在其外围集成了多个由寄放器节制的多选择器和电阻收集。通过多选择器能够选择运放某一个输入端的基准电压，和另一个输入端的模仿信号由，连系多选择器和电阻收集能够选择运放的放大倍数或比力器的阀值电压。这一个模仿模块最根基的功能是用做可编程放大器或可编程模仿比力器，也可用做过零检测或下一级模仿输入的预处置。取其他模仿模块组合能够实施更为复杂的模仿功能，如仪表放大器，信号的调制息争调等等。这个模块还包含一个低功耗的模仿比力器，它和运放有不异的输入和输出，它用于正在sleep体例时，虽然运放曾经遏制工做，外部事务仍然能够通过这个比力器来发生中缀psoc。

这个模块的输出有三个出口，别离能够输出到模仿总线（abus）、比力总线（cbus）和当地输出（out、gout、lout），当地输出次要是用于和临近的模仿模块相连。

因为数字模块的可构制性和可组合性，psoc的数字模块还能够实现其他的数字功能，如数字缓冲器、数字反向器、红外接管器和红外发射器等等。

正在psoc的数字阵列和模仿阵列中，一个模块或几个模块能够被设置装备摆设成一个用户模块，用户模块的次要使命就是向设想师供给几组可以或许由其进行设置装备摆设和互连的通用积木式部件，以便施行多种功能。对于大大都设想师来说，复合可编程逻辑器件（cpld）的“宏单位”是他们所熟悉的对用户模块最为切近的类比。每个单位（同样，每个用户模块）都是按照焦点功能来建立的，当对其进行设置装备摆设时，就会发生定制功能或板载外围元件的最终成果。例如，用一个数字模块能够设置装备摆设一个8位的按时器或一个8位的pwm；用两个数字模块能够设置装备摆设一个16位的pwm或一个uart，用一个模仿模块能够设置装备摆设一个放大器或一个比力器，用两个模仿模块能够设置装备摆设一个低通滤波器或一个带通滤波器；用一个数字模块和一个模仿模块能够设置装备摆设一个⊿-∑adc。psoc的集成开辟曾经供给了几十种常用的用户模块供用户选择。这些数字和模仿单位也可由设想师本人设置装备摆设，构制用户本人并世无双的用户模块。

数字模块由数据通道、输入多器、输出多器、构制寄放器和响应的数据链所构成，其框图见图3。每一个数字模块都有7个寄放器来节制和决定它的功能和形态。功能寄放器次要用于选择这个模块将要实施的功能；输入寄放器次要用于选择模块所采用的时钟源和数据源。输出寄放器次要用于选择模块的输出通和输出体例。数据通道包含三个数据寄放器（dr0、dr1、dr2）和一个节制寄放器，做为分歧的功能块，这些寄放器的感化也是纷歧样的。当一个数字模块被做为按时器、计数器和pwm时，dr0、dr1和dr2被别离做为周期寄放器，向下计数器和比力寄放器；而一个数字模块被做为prs和crc时，dr0、dr1和dr2被别离做为多项式寄放器，移位寄放器和种子寄放器；当一个数字模块被做为spi和uart时，dr0、dr1和dr2被别离做为输入缓冲器，移位寄放器周和输出缓冲器。别的每一个数字模块都有一个中缀屏障位来确定这个模块是答应仍是中缀。每一个数字模块都有一个对应的中缀向量和响应的中缀办事法式。

psoc的模仿阵列被设想成按列来陈列。分歧型号的psoc，它的列数目是纷歧样的。一般它的数目是1、2或4列。每一列有3个模仿模块。每一列的第一个模块被称为持续时间的模仿模块（act），而第二和第三个模块被称为开关电容模仿模块（asc）。每一列都有一个输入时钟多选择器，能够选择的时钟信号能够是系统的时钟，也能够是来自数字模块的时钟信号，它次要用于开关电容模仿模块，它的频次大小能够大致确定输入到开关电容模仿模块的模仿信号的频宽。每一列也都有一个模仿总线和一个比力总线，模仿总线能够将模仿模块输出的模仿信号由到这一列其他模仿模块，也能够经缓冲器输出到i/o口。比力总线能够毗连到做为比力功能的模仿模块的输出，比力总线经模仿lut（带缓冲的逻辑运算器）能够被由到任一个数字模块，lut上信号的跳变也能够发生中缀，触发中缀办事法式。通过模仿lut，相邻两列比力总线也能够实施任何一种硬件逻辑运算（可编程逻辑功能）。

赛普拉斯半导体基于微处置器的psoc，不只具有mcu的可编程能力，还包含了部门可编程逻辑运算功能，同时也供给了可编程模仿阵列，集三种可编程能力取一体。此中的周边数字功能（如timer、counter、pwm、uart、spi）由取可编程模仿阵列相对应的可编程数字阵列供给。通过对寄放器的设置装备摆设或节制，三者之间能够彼此感化，协调工做，是实正的可编程系统级芯片。